## ALU (Unidad Aritmética Lógica).

# **Objetivo General.**

• Que el alumno diseñe e implemente circuitos simples basados en arreglos de compuertas básicas por medio de VHDL.

## **Objetivo Específicos.**

• Diseñar y simular una ALU.

### Material y equipo.

- 1 Computadora con ISE 14.7 instalado.
- 1tarjeta Spartan 6 LX9-MicroBoard.
- 1 tarjeta de entradas / salidas (E/S o I/O).
- 1 tarjeta con display.
- 18 cables (jumpers) macho macho.

### Tarea previa.

 Ver los videos: ISE Circuit: https://www.youtube.com/watch?v=kx9ql74iWME Intro ISE: https://www.youtube.com/watch?v=fnWVHz488Mw ISE TESTBENCH: https://www.youtube.com/watch?v=Ww6lO\_mUVEI

## Introducción teórica

Números no signados (todos los números son positivos).

 $\begin{array}{l} 0111_2 = 7_{10} \\ 1111_2 = 15_{10} \end{array}$ 

Números signados (el primer bit define el signo).

$$0111_2 = 7_{10} \\ 1111_2 = -7_{10}$$

Suma binaria.

Ci			1	1		1		1
а	0	0	0	1	1	0		6
b	0	0	0	0	1	0		2
	0	0	1	0	0	1	-	9

Facultad: Ingeniería. Escuela: Electrónica. Asignatura: Sistemas Digitales II. Lugar de Ejecución: Microprocesadores (3.23). Instituto de Investigación e Innovación en Electrónica. Docente: Kelman Belloso.

Sistemas	digitales	II.	Guía 3	
----------	-----------	-----	--------	--

•	R	est	a b	ina	ria	•																
а			0	0	0	1	1	0			6			0	0	0	0	1	0		2	
b			0	0	0	0	1	0		-	2			0	0	0	1	1	0	-	6	
			0	0	0	1	1	0			4			0	0	0	0	1	0	-	4	_
			1	1	1	1	0	1		ļ	41			1	1	1	0	0	1		A1	
	_	1	1	1	1	1	1	1		ŀ	42		_				1	1	1		A2	_
		1	0	0	0	1	0	0			4		0	1	1	1	1	0	0	-	4	
								-						~	•	•	0					
														0	0	0	0	1	1		A1	
														0	0	0	1	0	<u> </u>		AZ A	-
														U	0	U	т	0	0		т	
	М	[m]ı	tinl	ica	ció	n hi	ina	ria (	no	sig	nada v s	sions	ada	).								
	a		-P	icu	h				(110	5-8	inuuu y c	<u></u> 8		,• а				h				
	6				2								_	2				2				
	U				-									-				-				
1	1	0	Х	0	1	0		6	х	2			1	1	0	Х	0	1	0	-2	х	2
			0	0	0		_		1	2		-		1	0	Х		1	0	A2	х	2
		1	1	0								-				0	0				-	4
	0	0	0				_					-			1	0						
	0	1	1	0	0				1	2			1		1	0	0				-	4
_	р		• /	. 1. 5		•	(			1		- )										
-	D	1718	SIOI	1 DI	na	ria	(no	sig	nac	іа у	signada	a).	-				ι.					
	d				D D								d D				ט ר					
	6				Ζ							-	2				Z					
1	1	0		1	0		6	5 /	2			1	1	0		0	1	0	-2	/	2	
1	0		L	1	1			,	3				1	0	L	1		1		-	1	
	1	0	-						-			1	0	0	-							
	1	0											-						+			
		0	-																			

### • ALU

La unidad aritmética lógica o unidad aritmético-lógica, también conocida como ALU (siglas en inglés de arithmetic logic unit), es un circuito digital que calcula operaciones aritméticas (como suma, resta, multiplicación, etc.) y operaciones lógicas (si, y, o, no), entre valores (generalmente uno o dos) de los argumentos.

Muchos tipos de circuitos electrónicos necesitan realizar algún tipo de operación aritmética, así que incluso el circuito dentro de un reloj digital tendrá una ALU minúscula que se mantiene sumando 1 al tiempo actual, y se mantiene comprobando si debe activar el sonido de la alarma, etc.

Sistemas digitales II. Guía 3

Por mucho, los circuitos electrónicos más complejos son los que están construidos dentro de los chips de microprocesadores modernos. Por lo tanto, estos procesadores tienen dentro de ellos un ALU muy complejo y potente. De hecho, un microprocesador moderno (y los mainframes) puede tener múltiples núcleos, cada núcleo con múltiples unidades de ejecución, cada una de ellas con múltiples ALU.

Muchos otros circuitos pueden contener en el interior una unidad aritmético lógica: unidades de procesamiento gráfico como las que están en las GPU modernas, FPU como el viejo coprocesador matemático 80387, y procesadores digitales de señales como los que se encuentran en tarjetas de sonido, lectoras de CD y los televisores de alta definición. Todos éstos tienen en su interior varias ALU potentes y complejas.



Figura 1: Símbolo general de una ALU.

Selección (opcode)		Instruggión	Onoración	Unidad			
op3	op2	op1	op0	Instruction	Operación	Uniuau	
0	0	0	0	Comp. A	y = NOT(a)		
0	0	0	1	Comp. B	y = NOT(b)		
0	0	1	0	AND	y = a AND b		
0	0	1	1	NAND	y = a NAND b	Lágion	
0	1	0	0	OR	y = a OR b	Logica	
0	1	0	1	NOR	y = a NOR b		
0	1	1	0	XOR	y = a XOR b		
0	1	1	1	XNOR	y = a XNOR b		
1	0	0	0	mov a	y = a		
1	0	0	1	mov b	y = b		
1	0	1	0	incr. a	y = a + 1		
1	0	1	1	decr. a	y = a - 1	Aritmático	
1	1	0	0	Suma	y = a + b + Ci	Antinetica	
1	1	0	1	Resta	y = a - b		
1	1	1	0	Multiplicación	y = a * b		
1	1	1	1	División	y = a / b		

**Tabla 1:** Funciones de la ALU para las diferentes operaciones de selección.

#### **Procedimiento.**

#### Parte I: Creación de proyectos con ISE para Spartan-6 LX9 CSG324.

- 1) Desarrolle un nuevo proyecto como ALU, para probarse en la tarjeta Spartan 6 LX9 Microboard.
- 2) Cree el archivo que contenga el código VHDL propuesto.

```
·-----
-- Ejemplo 5.3: Página 127-129, Circuit Design and
-- Simulation with VHDL, Volnei A. Pedroni
.....
                                          _____
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
 entity ALU is
   generic (N : integer := 2); --tama
Port ( a : in STD_LOGIC_VECTOR (N downto 0);
                                      --tamaño de las entradas
              : in STD LOGIC VECTOR (N downto 0);
        b
         Ci : in STD LOGIC;
         Opcode : in STD LOGIC VECTOR (N+1 downto 0);
         y : out STD_LOGIC_VECTOR (((2*N)+1) downto 0));
end ALU;
 architecture Behavioral of ALU is
   signal a sig, b sig: signed (N downto 0); -- Declaración de señales con signo
   signal y sig: signed (((2*N)+1) downto 0);
   signal y unsig: STD LOGIC VECTOR (((2*N)+1) downto 0);
   signal c int: integer range 0 to 1;
begin
    _____
  ----- Unidad lógica -----
 _____
   with opcode (N downto 0) select
                                        -- El símbolo & sirve para concatenar bits
     y_unsig <= "111" & (not (a)) when "000",</pre>
               "111" & (not (b)) when "001",
                "000" & (a and b) when "010",
                "111" & (a nand b) when "011",
                "000" & (a or b) when "100",
                "111" & (a nor b) when "101",
                "000" & (a xor b) when "110",
                "111" & (a xnor b) when others;
    _____
 ----- Unidad aritmética -----
 _____
   a sig <= signed(a);</pre>
                                        -- Pasar entradas a entradas con signo
   b sig <= signed(b);</pre>
   c_int <= 1 when Ci='1' else 0;</pre>
   with opcode (N downto 0) select
      y_sig <= "000" & a_sig when "000",</pre>
             "000" & b_sig when "001",
             ("000" & a_sig) + 1 when "010",
             ("000" & a sig) - 1 when "011",
             ("000" & a sig) + ("000" & b sig) + c int when "100",
             ("000" & a sig) - ("000" & b sig) when "101",
             a sig * b sig when "110",
             "00" & (('0' & a sig) / ('0' & b sig)) when others;
```

```
----- Multiplexor ------
with opcode(N+1) select
y <= y_unsig when '0',
, STD_LOGIC_VECTOR (y_sig) when others;
end Behavioral;</pre>
```



3) Verifique el funcionamiento de la ALU con el Test Bench siguiente:

```
_____
LIBRARYieee;
USEieee.std logic 1164.ALL;
ENTITY ALU th IS
END ALU tb;
ARCHITECTURE behavior OF ALU tb IS
   -- Component Declaration for the Unit Under Test (UUT)
 COMPONENT ALU
 Ci : in STD LOGIC;
       Opcode : in STD_LOGIC_VECTOR (3 downto 0);
       y : out STD LOGIC VECTOR (5 downto 0));
      );
 END COMPONENT;
  --Inputs
  signal a : std_logic_vector (2 downto 0) := (others => '0');
  signal b : std_logic_vector (2 downto 0) := (others => '0');
signal Ci : std_logic := '0';
  signal opcode : std_logic vector (3 downto 0) := (others => '0');
    --Outputs
  signal y : std logic vector (5 downto 0);
BEGIN
    -- Instantiate the Unit Under Test (UUT)
   uut: ALU PORT MAP (
       a => a,
       b => b,
       Ci => Ci,
       opcode => opcode,
       y => y,
   );
   -- Stimulus process
   stim proc: process
   begin
    -- hold reset state for 10 ns.
      a <= "110";
      b <= "010";
      Ci <= '0';
      opcode <= "0000";
      wait for 10 ns;
      Ci <= '1';
      wait for 10 ns;
      opcode <= "0001";
      wait for 10 ns;
      opcode <= "0010";
      wait for 10 ns;
      opcode <= "0011";
      wait for 10 ns;
      opcode <= "0100";
      wait for 10 ns.
```

```
5
```

opcode <= "0101";	
wait for 10 ns;	
opcode <= "0110";	
wait for 10 ns;	
opcode <= "0111";	
wait for 10 ns;	
Ci <= '0';	
opcode <= "1000";	
wait for 10 ns;	
opcode <= "1001";	
wait for 10 ns;	
opcode <= "1010";	
wait for 10 ns;	
opcode <= "1011";	
wait for 10 ns;	
opcode <= "1100";	
wait for 10 ns;	
C1 <= '1';	
wait for 10 ns;	
opcode <= "IIUI";	
walt for 10 ns;	
a <= "010";	
D = 110;	
wall for it is, $\operatorname{opcode} \leq -$ "1110".	
wait for 10 ps:	
a <= "110":	
b <= "010":	
opcode <= "1111";	
wait for 10 ns;	
wait;	
end process;	
END;	
Código 2: Cód	ligo VHDL del Test Bench, archivo ALU, th yhd

4) Observe si el diagrama de tiempos es tal como el mostrado a continuación:

				-	1.5								2	00.000 ns
Name	Value	0 ns			50 ns			100 ns			150 ns			
▶ 📷 a[2:0]	110	(000 X					110					$\neg$	010	110
▶ 🐻 b[2:0]	010	000 X					010						110	<b>X</b> 010
16 ci	1													
▶ 🏹 opcode[3:0]	1111	00	000	X 0001 X 0010	0011 0100	X 0101 X 0	10 0111	1000 1001	X 1010 X	1011 1	00 X	1101	X 1110	X 1111
▶ 🐻 y[5:0]	000011	(111111)	111001	X111101 000010	111101 00011	0 111001 000	100 111011	000110 000010	000111	00101	001001	0100	111100	000011
		X1: 200.000	) ns											
<	4 Þ	•												F.

Figura 2: Diagrama de tiempos esperado para el test bench código 2.

### Parte II: Utilizar PlanAhead.

- 5) Dé clic izquierdo en el menú: <u>T</u>ools >> PlanAhead >> I/O Pin Planning (PlanAhead) Pre-Synthesis.
- 6) Se desplegará un cuadro de dialogo, elija la opción Yes.



Figura 3: Cuadro de dialogo, creación de archivo User constraint.

- 7) Le preguntará si desea abrir el PlanAhead a lo que debe responder Yes.
- 8) Espere a que cargue la aplicación **PlanAhead** y cierre el cuadro de dialogo de bienvenida (clic izquierdo en el botón **Close**).
- 9) En el recuadro inferior, seleccione el estándar 3.3V para tecnología CMOS en el bloque de la variable **y** (salidas) tal como se muestra en la figura 4.

Help											
										Q.+ Search co	mmands
🍯 🔚 I/O Planning	×	) 🗶 🔶 减	٤)								
_ 🗆 🖻 ×	🔡 Packag	e 🗙 🚸 Devio	e 🗙 🔄 RTL	Schematic ×							□ ē >
	÷Π				1	234567	8 9 10 11 12 13 14 15 16 17	18			
	【 ● ◆ 】 ◆ ◎ ~ ◎ ~ ◎ ~ ~   ~ +   ~   ~ -   ~ - × - × - × - × - × - × - × - × - × -				+ 10#00000000004+						
l											- 0 6
ion Neg Diff Pair	Site	Fixed	Bank	I/O Std	Vcco	Vref	Drive Stre Slew Tvn	Pull Type	Off-Chin T	IN TERM	OUT TERM
				LVCMOS25				NONE	NONE	NONE	
				LVCMOS25				NONE	NONE	NONE	
				LVCMOS25				NONE	NONE	NONE	
				LVCMOS15 LVCMOS15_JEDE LVCMOS18 LVCMOS18_JEDE LVCMOS25 LVCMOS25 LVCMOS23 LVTTL		2.500	12 SLOW	NONE	FP_VTT_50		NONE
	2 ×			an heg Diff Par Ste Food Bark	Image: Second	Image: Second	Image: Second	Image: Contracting the second seco	Image: None of the second se	Image: Construction         Package: X @ Device: X   51 RTL Schematic: X             Image: Construction         Image: Construction           Image: Construction         Image:	Image: Construction         Package: X @ Device: X [5] RTL Schematic: X           Image: Construction         Image: Construction           Image: Construction         Image: Co

Figura 4: Aplicación PlanAhead, creación de archivo User constraint.

10) Sobre la sección **Site** de cada una de las entradas elija los valores de la tabla 2, según se muestran las conexiones en la figura 5.

Variables del código VHDL	Nombre de los pines de la FPGA	Variables del código VHDL	Nombre de los pines de la FPGA	Variables del código VHDL	Nombre de los pines de la FPGA
a[2]	F18	Ci	G13	y[5]	D18
a[1]	F17			y[4]	D17
a[0]	K13	opcode[3]	A4	y[3]	G14
b[2]	K12	opcode[2]	B4	y[2]	F14
b[1]	E18	opcode[1]	A3	y[1]	F15
b[0]	E16	opcode[0]	B3	y[0]	F16

**Tabla 2:** Tabla de asignaciones de pines conforme al circuito de la figura 5.



Figura 5: Conexión de pruebas para circuito ALU.

#### Nota:

Note que a medida que vaya agregando las relaciones en el recuadro de color de fondo negro, con nombre **Package**, se irán habilitando los nombres asignados conforme a la cuadricula donde las filas representan las letras y las columnas los números similar a la cuadricula de una hoja de cálculo. Esa es la distribución de los pines en el interior de la FPGA. Así los pines de **y**, **a**, **b** y **Ci** se encuentran en el **banco 0** y los de **opcode** en el **banco 0**.

- 11) Guarde el archivo en la ventana PlanAhead.
- 12) Siempre en la ventana PlanAhead, dé clic en el menú File >> Export >> Export I/O ports...
- 13) En la ventana desplegable de la figura 6 seleccione solamente el tipo de archivo UCF, seleccione una ruta donde guardar el archivo y de clic en el botón OK.
- 14) Cierre la aplicación PlanAhead.



Figura 6: Verificación de archivo KBH004\_LX9\_LUT.ucf.

- 15) Verifique en la ventana de **ISE Project Navigator**, que el archivo ALU.ucf ya se encuentre debajo del archivo **ALU.vhd** en la sección **Hierarchy**.
- 16) Si el archivo ALU.ucf no aparece entonces, dé clic derecho sobre el nombre del archivo con extensión .vhd y elija la opción <u>Add Source.</u>, busque la carpeta planAhead\_run\_4<sup>1</sup> y dentro de ella el nombre del archivo elab\_constrs\_1.ucf, de clic en el botón Open.
- En la ventana desplegable de clic en el botón OK. Deberá observar un archivo similar al del Código 3.

```
# PlanAhead Generated IO constraints
 1
 2 NET "y[5]" IOSTANDARD = LVCMOS33;
   NET "y[4]" IOSTANDARD = LVCMOS33;
3
 4 NET "y[3]" IOSTANDARD = LVCMOS33;
5 NET "y[2]" IOSTANDARD = LVCMOS33;
   NET "y[1]" IOSTANDARD = LVCMOS33;
 6
 7 NET "y[0]" IOSTANDARD = LVCMOS33;
 8
    # PlanAhead Generated physical constraints
 9
10 NET "Ci" LOC = G13;
11 NET "a[2]" LOC = F18;
12 NET "a[1]" LOC = F17;
13 NET "a[0]" LOC = K13;
14 NET "b[2]" LOC = K12;
15
    NET "b[1]" LOC = E18;
16 NET "b[0]" LOC = E16;
17 NET "opcode[3]" LOC = A4;
18 NET "opcode[2]" LOC = B4;
19 NET "opcode[1]" LOC = A3;
   NET "opcode[0]" LOC = B3;
20
21 NET "y[5]" LOC = D18;
   NET "y[4]" LOC = D17;
22
23 NET "V[3]" LOC = G14;
24 NET "y[2]" LOC = F14;
   NET "y[1]" LOC = F15;
25
26 NET "y[0]" LOC = F16;
```

Código 3: Archivo descriptor de pines de la tarjeta Spartan para la aplicación de la figura 5.

- 18) Conecte la tarjeta Spartan tal como lo muestra la figura 6.
- 19) Genere el archivo .bit y programe la tarjeta.
- 20) Verifique el funcionamiento del VHDL. Accione combinaciones con los **minidip** y vea el resultado en el led de barra.
- 21) Desconecte la tarjeta Spartan de la computadora.
- 22) Desconecte la tarjeta de I/O's de la tarjeta Spartan.
- 23) Cierre las aplicaciones abiertas y apague la computadora.

<sup>&</sup>lt;sup>1</sup> Según imagen de la figura 6.

### Investigación complementaria

- 1. Probar la ALU para operaciones: mayor que, menor que, igual que, concatenar, división signada, multiplicación no signada, residuo, valor absoluto, exponenciación (a\*\*b) signada y no signada para números de 3 bits. Revise el capítulo 4 de Circuit Design and Simulation with VHDL.
- 2. Desarrollar un convertidor de binario (de 4 bits) a Gray, binario a BCD exceso tres, binario a ASCII.
- 3. Desarrollar un convertidor de binario (6 bits) a BCD de (8 bits).
- 4. Realice un intérprete del set de instrucciones del microcontrolador PIC16F84A, los códigos se introducirán en números hexadecimales multiplexados, las operaciones se realizarán con números de 4 bits, omita por el momento las instrucciones relacionadas a guardar datos en memoria.

## Bibliografía

- 1. http://www.erikavilches.com/Anterior/TC1004.01.200811/diapositivas/Aritmetica%20 Numeros%20con%20Signo%203.pdf
- 2. http://www2.dis.ulpgc.es/~itis-sd/Transparencias0607/Tema03.pdf
- 3. https://eciencia.urjc.es/bitstream/handle/10115/4045/diseno\_de\_circuitos\_digitales\_con \_vhdl\_v1.01.pdf?sequence=3&isAllowed=y
- Pedroni, Volnei A. Circuit Design and Simulation with VHDL (2nd Edition). (2010). MIT Press:

http://app.knovel.com/hotlink/toc/id:kpCDSVHDLN/circuit-design-simulation/circuit-design-simulation

5. Ashenden, Peter J. Designer's Guide to VHDL (3rd Edition). (2008). Elsevier.: http://app.knovel.com/hotlink/toc/id:kpDGVHDLEO/designer-s-guide-vhdl/designer-s-guide-vhdl